Este trabajo de grado desarrolló una arquitectura de interconexión WISHBONE con todos los bloques y señales necesarias para realizar la interconexión de 3 procesadores RISC-V independientes con una memoria compartida. Este sistema se implementó en hardware en una FPGA DE2-115 y los resultados fueron visualizados por medio de un analizador de estados lógico.
