En este artículo se presenta la implementación de funciones aritméticas, adición y cuadrado, así como su simulación funcional y la multiplicación en Bases Normales Óptimas, en el cuerpo finito binario GF(2^233). La arquitectura del hardware es implementada usando lenguajes de descripción hardware (VHDL) y sintetizada con la herramienta Quartus II de Altera sobre la FPGA (Field Programmable Gate Array) EP2S180F150814. Además se muestran los resultados de la simulación y los tiempos de operación.