Las funciones hash son parte fundamental en aplicaciones relacionadas con seguridad informática, como los sistemas de autenticación y las firmas digitales. Muchas de estas aplicaciones requieren una alta velocidad de procesamiento, por lo que es necesario estudiar alternativas que disminuyan el tiempo de cálculo de estas funciones. Este trabajo presenta una arquitectura segmentada de dos etapas para la función hash SHA3-256 que soporta el procesamiento de uno o varios mensajes. Cada etapa ejecuta dos rondas del algoritmo en un ciclo de reloj, permitiendo un rendimiento de 27,98 Gbps en una FPGA de la familia Virtex-5 de Xilinx. Esta implementación permitió obtener una mejora en el rendimiento general de la función KeccaK pipeline de dos etapas con respecto a implementaciones de ronda iterativa e incluso de otras implementaciones pipeline multietapa.